当前位置: 首页 > news >正文

浙江省住房和城乡建设局网站多语言网站怎么做

浙江省住房和城乡建设局网站,多语言网站怎么做,罗湖做网站运营乐云seo,魔方建站名称#xff1a;基于FPGA的数字钟具有校时闹钟报时功能 软件#xff1a;Quartus 语言#xff1a;VHDL 要求#xff1a; 1、计时功能:这是数字钟设计的基本功能#xff0c;每秒钟更新一次,并且能在显示屏上显示当前的时间。 2、闹钟功能:如果当前的时间与闹钟设置的时…名称基于FPGA的数字钟具有校时闹钟报时功能 软件Quartus 语言VHDL 要求 1、计时功能:这是数字钟设计的基本功能每秒钟更新一次,并且能在显示屏上显示当前的时间。   2、闹钟功能:如果当前的时间与闹钟设置的时间相同,则扬声器发出闹音。   3、校时设置:用户可以通过功能键重新进行时间设置.精确校时时还可以对秒进行清零 4、整点报功能:如果当前时间为整点则扬声器发出特定频率的整点报音。   5、闹铃设置:用户可以通过功能键完成任意时间的闹铃设置。   6、显示功能:正常计时状态6位数码管分别显示时、分、秒;校时状态显示时、分、闹钟设置状态显示当前闹钟的时分设置值。 本课题要达到的目标是:在Quartus II软件上用VHDL语言编写相关的应用程序利用FPGA完成数字时钟使其功能基本得到实现。 部分代码展示 LIBRARY ieee;USE ieee.std_logic_1164.all; ENTITY Digital_clock ISPORT (clk_50M     : IN STD_LOGIC;key_0       : IN STD_LOGIC;--模式设置按键--4d0:计时4d1闹钟4d3:温度key_1       : IN STD_LOGIC;--设置修改key_2       : IN STD_LOGIC;--修改确认key_3       : IN STD_LOGIC;--修改时分秒,闹钟关闭one_wire    : INOUT STD_LOGIC;  -- 传感器One-Wire总线bell_out    : OUT STD_LOGIC;led_mode    : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--led显示当前模式bit_select  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);--数码管位选seg_select  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--数码管段选); END Digital_clock; ARCHITECTURE behave OF Digital_clock IS --模块声明--响铃模块COMPONENT Bell ISPORT (clk_50M     : IN STD_LOGIC;clear_alarm : IN STD_LOGIC;alarm_hour_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);alarm_minute_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);alarm_second_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);hour_time   : IN STD_LOGIC_VECTOR(7 DOWNTO 0);minute_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);second_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);bell_out    : OUT STD_LOGIC);END COMPONENT;--闹钟模块COMPONENT alarm_clock ISPORT (clk_50M     : IN STD_LOGIC;state_mode  : IN STD_LOGIC_VECTOR(3 DOWNTO 0);set_time_key : IN STD_LOGIC;confirm_key : IN STD_LOGIC;change_time_key : IN STD_LOGIC;alarm_hour_time : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);alarm_minute_time : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);alarm_second_time : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END COMPONENT;--显示模块COMPONENT display ISPORT (clk         : IN STD_LOGIC;state_mode  : IN STD_LOGIC_VECTOR(3 DOWNTO 0); temperature : IN STD_LOGIC_VECTOR(7 DOWNTO 0);--温度alarm_hour_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);alarm_minute_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);alarm_second_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);hour_time   : IN STD_LOGIC_VECTOR(7 DOWNTO 0);minute_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);second_time : IN STD_LOGIC_VECTOR(7 DOWNTO 0);bit_select  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);seg_select  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END COMPONENT;--设置模式COMPONENT set_mode ISPORT (clk_50M     : IN STD_LOGIC;set_mode_key : IN STD_LOGIC;led_mode    : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);state_mode  : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;--分频模块COMPONENT fenping ISPORT (clk_50M     : IN STD_LOGIC;clk_1Hz     : OUT STD_LOGIC);END COMPONENT;--按键消抖COMPONENT key_jitter ISPORT (clkin       : IN STD_LOGIC;key_in      : IN STD_LOGIC;key_negedge : OUT STD_LOGIC);END COMPONENT;--计时模块COMPONENT jishi ISPORT (clk_50M     : IN STD_LOGIC;clk_1Hz     : IN STD_LOGIC;state_mode  : IN STD_LOGIC_VECTOR(3 DOWNTO 0);set_time_key : IN STD_LOGIC;confirm_key : IN STD_LOGIC;change_time_key : IN STD_LOGIC;hour_time   : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);minute_time : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);second_time : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END COMPONENT; COMPONENT ds18B20 is   port( clk : in std_logic;   --为50MHz  dq  : inout std_logic;   LED : out std_logic;  LED2 : out std_logic;  LED3 : out std_logic;  rst: in std_logic;  temp_h:out std_logic_vector(7 downto 0); temp_l:out std_logic_vector(7 downto 0) );   end COMPONENT; SIGNAL state_mode            : STD_LOGIC_VECTOR(3 DOWNTO 0);--当前模式4d0:计时4d1闹钟4d2:跑表SIGNAL hour_time             : STD_LOGIC_VECTOR(7 DOWNTO 0);--时SIGNAL minute_time           : STD_LOGIC_VECTOR(7 DOWNTO 0);--分SIGNAL second_time           : STD_LOGIC_VECTOR(7 DOWNTO 0);--秒SIGNAL alarm_hour_time       : STD_LOGIC_VECTOR(7 DOWNTO 0);--闹钟时SIGNAL alarm_minute_time     : STD_LOGIC_VECTOR(7 DOWNTO 0);--闹钟分SIGNAL alarm_second_time     : STD_LOGIC_VECTOR(7 DOWNTO 0);--闹钟秒SIGNAL key_0_negedge         : STD_LOGIC;--按键下降沿SIGNAL key_1_negedge         : STD_LOGIC;--按键下降沿SIGNAL key_2_negedge         : STD_LOGIC;--按键下降沿SIGNAL key_3_negedge         : STD_LOGIC;--按键下降沿SIGNAL clk_1Hz               : STD_LOGIC;--1Hz本代码已在开发板验证开发板资料见 FPGA的数字钟校时闹钟报时VHDL_Verilog/VHDL资源下载 仿真图(文档点击可下载) 仿真图.doc 1. 分频模块 2. 设置闹钟模块 3. 响铃模块包括闹钟和整点报时 4. display显示模块 5. 计时模块 6. 模式设置模块 7. 按键模块 8. 整体仿真
http://wiki.neutronadmin.com/news/7762/

相关文章:

  • 人人网站建设方案书做网站3个月
  • h5网站开发 源码自行建网站 所需费用
  • 做网站用什么源码最好营销网络建设方案
  • 东莞品牌网站建设报价wordpress怎么远程保存图片大小
  • 泰安网站建设最好提高网站收录
  • 长沙麓谷网站建设宝安新桥h5网站建设步骤
  • 网站备案点不进去惠州手工活外发加工网
  • 上海市交通建设工程安全质量监督站网站专门做动漫的网站
  • 网站架构设计师简历网站会员系统模板
  • 网站后缀com集团网站建设哪家好
  • 网站建设服务面试题哪些网站可以免费做产品推广
  • iis2008如何做网站呼市做网站建设的公司哪家好
  • 做动图的网站制作网站参考案例
  • 著名设计师网站软件开发 报价单
  • 公司注销了网站备案的负责人河南网站建设制作
  • 网站推广活动wordpress免费模板带演示数据库
  • 文登南海建设局网站长沙科技公司排名
  • 厦门市规划建设局网站一个做微信文章的网站
  • 福田区住房和建设局官方网站人力资源三网站建设
  • 福州网站制作网站网站建设项目登记表
  • 北京建设部官方网站证书查询微信上做网站编辑
  • 扫二维码做自己网站免费游戏网站模板
  • 经营性商务网站建设需要备案吗永康网站开发
  • 建设网站建设什么征琴小女孩做网站
  • 执法局网站建设目的宣传软文是什么意思
  • 免费发广告的软件网站建设以及seo
  • 园林建设网站建设工程人力资源官网
  • 汕头网站制作哪家强广州最新发布消息
  • dedecms wap网站模板下载简单美食网站模板
  • 网站配色方案上市公司网站的作用