自适应网站设计案例,做视频网站了几百万,津南区提供网站建设协议,服务器租用平台LVDS低电压差分信号简介1. 名词解释1.1. 背景随着数据传输速率越来越高#xff0c;现在计算机系统中的数据传输接口基本上都串行化了#xff0c;像USB、PCIe、SATA、DP等等外部总线将并行总线挤压到只剩下内存总线这个最后的堡垒。当然#xff0c;就算是并行传输总线最后的倔… LVDS低电压差分信号简介1. 名词解释1.1. 背景随着数据传输速率越来越高现在计算机系统中的数据传输接口基本上都串行化了像USB、PCIe、SATA、DP等等外部总线将并行总线挤压到只剩下内存总线这个最后的堡垒。当然就算是并行传输总线最后的倔强DDR也在不断吸收SERDES上的技术来提升自己尤其是均衡器(EqualizationEQ)技术在DDR5标准中DRAM将被指定涵盖DFE(判决反馈均衡)能力。随着信号速率的提高在系统同步接口方式中,有几个因素限制了有效数据窗口宽度的继续增加。时钟到达两个芯片的传播延时不相等(clock skew)并行数据各个bit 的传播延时不相等(data skew)时钟的传播延时和数据的传播延时不一致(skew between data and clock)要提高接口的传输带宽有两种方式一种是提高时钟频率一种是加大数据位宽。那么是不是可以无限制的增加数据的位宽呢这就要牵涉到另外一个非常重要的问题–同步开关噪声(SSN)数据位宽的增加SSN成为提高传输带宽的主要瓶颈。由于信道的非理想特性信号从Tx通过FR4 PCB板传输到Rx这中间会有信号插损、回损、近/远端串扰再继续提高频率信号会严重失真这就需要采用均衡和数据时钟相位检测等技术这也就是SerDes所采用的技术。1.2. 历史LVDS(Low-Voltage Differential Signaling低电压差分信号)是美国国家半导体(National Semiconductor, NS现TI)于1994年提出的一种信号传输的电平标准它采用极低的电压摆幅高速差动传输数据可以实现点对点或一点对多点的连接具有低功耗、低误码率、低串扰和低辐射等优点已经被广泛应用于串行高速数据通讯场合如高速背板、电缆和板到板数据传输与时钟分配以及单个PCB内的通信链路。2. 技术标准低电压差分信号(LVDS)是一种高速点到点应用通信标准。多点LVDS (M-LVDS)则是一种面向多点应用的类似标准。LVDS和M-LVDS均使用差分信号通过这种双线式通信方法接收器将根据两个互补电信号之间的电压差检测数据。这样能够极大地改善噪声抗扰度并将噪声辐射降至最低。相对于LVDSM-LVDS指定了更高的差分输出电压以便允许来自多点总线的更高负载。两种协议都是面向高速通信设计的。典型应用环境下会采用PCB走线或较短的有线/背板链路。LVDS的共模范围就是针对这些应用而设计。相对于LVDSM-LVDS扩展了其共模范围允许多点拓扑结构中具有额外噪声。LVDS是一种用于替代发射极耦合逻辑(ECL)或正发射极耦合逻辑(PECL)的低功耗逻辑 。LVDS的主要标准有两个即TIA(电讯工业联盟)/EIA(电子工业联盟)的ANSI/TIA/EIA-644标准(LVDS接口也因此称为RS-644接口)与IEEE 1596.3—SCI(可扩展一致性接口)。LVDS广泛用于高速背板、电缆和板到板数据传输与时钟分配以及单个PCB内的通信链路。LVDS/M-LVDS应用考虑总线类型和拓扑结构时钟分配应用LVDS/M-LVDS信号的特性端接和PCB布局抖动和偏斜数据编码和同步隔离3. 技术原理通常一个简单的点到点(point to point )LVDS的电路结构如下图所示LVDS点对点通讯其基本优势是结构简单功耗低速度快抗干扰能力强能够传输5-10m。但是这一切又都是如何实现的呢接下来就简要介绍一下技术上的细节。3.1. 硬件构造LVDS电平标准采用一对(两根)差分信号线传输数据。通过驱动3.5mA的稳定电流源可在100Ω终端电阻时以350mV这样非常低振幅的差动信号来高速传送数据。其数据传输速度在规格内限定最大为655Mbit/s。但这并不是极限值。通过各半导体厂商独有的加工可以完成3Gbit/s左右的高速传输速度。LVDS硬件构造LVDS 信号传输一般由三部分组成 差分信号发送器差分信号互联器差分信号接收器。差分信号发送器将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号差分信号接收器将平衡传输的LVDS 信号转换成非平衡传输的TTL 信号差分信号互联器包括联接线(电缆或者PCB 走线)终端匹配电阻。按照IEEE 规定 电阻为100 欧我们通常选择为100 120 欧。LVDS的差动信号波形的具体示例请见下图LVDS的差动信号波形将两根差动信号--正电极信号(A)和负电极信号(B−)以1.2V的共同电压(Voc)为中心使2个信号间以350mV的电位差摆动。然后用探针测定示波器的差动会得到图2这样的信号波形。这就是两个信号的振幅差((A)−(B−))。以差动探针测定就能得到振幅差的计算结果。但是这样的信号波形并不是物理存在的。3.2. LVDS收发器概述 电流驱动——电压接收——共模电压由0-2.4V直流偏置典型为1.2V——差模电压350mV由驱动电流提供LVDS的发送器与接收器的基本结构如下图所示。它使用两根线(即差分信号线)来传输一个信号并且使用恒流源(Current Source)驱动即电流驱动型(而TTL、CMOS之类电平标准为电压驱动型)。LVDS收发器基本结构其中驱动器(Driver)中的场效应管(不一定是场效应管因为LVDS技术规范主要侧重于LVDS接口的电气、互连与线路端接对于生产工艺、传输介质及供电电压无明确要求也就是说可以采用CMOS、GaAs或其它工艺实现能抓到老鼠的黑猫白猫都是好猫)组成一个全桥开关电路用来控制3.5mA恒流源的电流流动方向接收器(Receiver)的同相与反相端之间并联了一个100欧姆的端接电阻LVDS接收器具有很高的输入阻抗因此驱动器输出的电流大部分都流过100Ω的匹配电阻并在接收器的输入端产生大约350mV 的电压再经过接收器判断就形成了高低电平。电流源为恒流特性终端电阻在100 ~120 欧姆之间则电压摆动幅度为3.5mA * 100 350mV 3.5mA * 120 420m V。当Q2、Q3导通而Q1、Q4截止时恒流源电流经Q3流向接收器并向下穿过100欧姆端接电阻再返回至驱动端最后经Q2到地(GND)3.5mA的电流在100欧姆电阻上产生350mV的压降此时同相端电压高于反相端电压输出为高电平“H”如下图所示而当Q2、Q3截止而Q1、Q4导通时恒流源电流经Q1向右流向接收器并向上穿过100欧姆端接电阻再返回至驱动端最后经Q4到地(GND)3.5mA的电流在100欧姆电阻上也产生350mV的压降但此时同相端电压低于反相端电压输出为高电平“L”如下图所示通常我们将LVDS接收器与发送器简化成类似下图所示如下图所示(来自TI公司LVDS收发芯片SN65LVDS180数据手册)从LVDS结构原理可以看出一对差分信号线只能够进行一个方向的数据传输即单工通信(也称为点对点传输point-to-point)但是我们常见的USB接口也只是使用一对差分信号线为什么却可以双向传输呢原因很简单它是使用两对驱动器与接收器组合而成的如下图所示USB接口结构这是一种**半双工(half duplex)**的配置结构也就是说在任意时刻差分信号线仍然只能是往一个方向传输数据但可以分时进行双向数据传输当驱动器1向接收器1发送数据时驱动器2与接收器2相当于无效的反之亦然。当然USB总线的实际结构要复杂得多如下图所示(来自USB2.0规范扯远了)USB2.03.3. LVDS电气参数我们来看看如下图所示的LVDS驱动器电气参数(来自TI公司LVDS收发芯片SN65LVDS180数据手册)SN65LVDS180上表中的VOD(Differential output voltage magnitude)即驱动器的差分输出电压幅度也就是前述在端接电阻上产生的350mV压降我们可以用下图所示(注意是差模信号)VOD差分输出电压幅度表中还有一个VOC(SS)(Steady-state common-mode output voltage)即稳态共模输出电压是个什么东西呢我也不是很明白咱们按图索骥找到数据手册中的Figure 3如下图所示VOC稳态共模输出电压哦原来是当驱动器输入数字信号(未转换成LVDS信号前)时转换出来的LVDS信号电压对公共地的平均值也称为VOS(Offset Voltage)TI公司的其它数据手册有使用VOS如下图所示(来自TI公司的LVDS收发芯片型号SN65LVDS049数据手册)我们之前讲过当使用LVDS电平标准传输高低电平时接收端收到了350mV或-350mV的压降只是差模信号实际上还有一定的共模信号它不影响接收器进行数据的判断。当驱动器向接收器发送高电平“H”时其等效图如下所示(注意这个等效图仅适合传输线非常短的条件下)当驱动器向接收器发送低电平“L”时其等效图如下图所示综合以上两种等效电路我们有如下图所示的电平波形图换言之当LVDS进行高低电平切换时电流源的电流在换向的瞬间端接电阻流过的电流为零因此端接电阻两端的电压就是VOS(电阻两端电压相同因此没有压降也没有电流)如下图所示当然这个电流换向转换瞬间非常短通常只有几百皮秒如下图所示接收器的输入电气参数如下图所示因此我们也可以用下图表示LVDS电平标准的噪声容限:从图中可以看到LVDS电平标准的噪声容限约为1.075V(一般认为其噪声容限为 1V)这里我们只是根据TI数据手册画出电平标准图没有做任何修改不同厂家的信息可能略有不同。3.4. 技术优势分析3.4.1. 单端信号和差分信号之间的差异单端信号 通常大多数低速数字逻辑电平(如TTL、CMOS)是用一根走线来传输信号信号由相对于地参考平面(0V GND)的电平来确定逻辑“ L”和逻辑“ H”随着速率的提高单端信号的上升/下级沿也变得陡峭因此输出开关噪声会导致信号产生过冲和下冲并且当多位信号同时转换时还要考虑地弹(ground bounce)问题同时单端信号以参考地平面作为信号回流路径这也为Layout带来了挑战由传输线阻抗不匹配引起的反射效应会变得非常严重。差分信号 有别于单端信号一根信号线传输信号GND作为高(H)、低(L)逻辑电平的参考并作为镜像流量路径的做法差分传输在两根传输线上都传输信号这两个信号的振幅相等相位相差180度极性相反互为耦合。3.4.2. 差分信号的优点因为你在控制「基准」电压所以能够很容易地识别小信号。在一个参考地(0 V)基准的单端信号传输系统里测量信号的精确值依赖系统内(0 V)的一致性。信号源和信号接收器距离越远它们局部地的电压值之间有差异的可能性就越大。而差分信号恢复的信号值在很大程度上与参考地(0 V)的精确值无关在某一范围内便可。它对外部电磁干扰(EMI)是高度免疫的一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外差分信号比单端信号生成的EMI还要少。在一个单电源系统能够从容精确地处理「双极信号」。为了处理单端单电源系统的双极信号我们必须在地和电源干线之间某任意电压处(通常是中点)建立一个虚地。用高于虚地的电压来表示正极信号低于虚地的电压来表示负极信号。接下来必须把虚地正确地分布到整个系统里。而对于差分信号不需要这样一个虚地这就使我们处理和传播双极信号有一个高真度而无须依赖虚地的稳定性。3.4.3. 低压的优势随着集成电路的发展和对更高数据速率的要求低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗而且减少了芯片内部的散热有助于提高集成度。减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号(Low Voltage Differential Signaling LVDS)同时也降低了系统功耗。3.5. 小结LVDS的优势包括通信速度高达1Gbps或以上电磁辐射EMI更低抗扰度EMC更高低功耗工作共模范围允许高达±1V的接地失调差额4. 技术扩展4.1. LVDS的传输距离传输距离LVDS传输距离均受两个主要因素的影响传输介质和数据速率。关于给定传输距离是否切合实际的标准决定于接收节点观察到多大的抖动这与应用环境有关。有些应用环境需要5%或更低的抖动有些则容许高达20%的抖动。PCB走线通常允许大约几十厘米的传输距离双绞线电缆用于LVDS时允许大约几米的传输距离不同规格的PCB构造或电缆类型会对信号造成不同影响进而影响最大传输距离。更高的数据速率会极大地限制传输距离 1 Gbps下的LVDS或许只能通过1米的优质电缆进行传输(可能还需要额外的信号调理)但是在100 Mbps条件下传输距离可能达到10米 (具体取决于电缆类型)。下图提供了部分应用环境下典型的LVDS和M-LVDS数据速率及电缆长度组合指示。部分典型LVDS和M-LVDS应用中的电缆长度(双绞线)与数据速率4.2. 端接和PCB布局无论是使用电缆还是PCB走线都应该结合传输线路理论对高速通信链路进行考虑。LVDS高数据速率需要快速上升时间这意味着随着信号从驱动器一直传播到总线端部阻抗不连续和通信链路的端部会显著影响传输信号。为避免信号降级需要沿着通信介质控制阻抗并保证合适的端接。端接电阻应该与通信介质的阻抗匹配对于LVDS这通常为100 Ω。对于简单的点到点链路只需要端接距离驱动器最远的总线端部如图14所示。对于多分支总线如果驱动器在总线的一端则可采用相同的端接方法否则需要端接总线的两端。4.3. M-LVDS面向多点低电压差分信号(M-LVDS)的标准TIA/EIA-899将LVDS延伸到用于解决多点应用中的问题。相对于TIA/EIA-485 (RS-485)或控制器局域网(CAN)M-LVDS能够以更低的功耗实现更高速度的通信链路。M-LVDS往往允许几十米的传输距离M-LVDS相对于LVDS的额外特性包括驱动器输出强度更高跃迁时间可控共模范围更广面向总线空闲条件提供故障安全接收器选项4.4. 其他差分技术下图列举了几种常用通信协议的速率和通信距离对比速率和通信距离5. QA5.1. 终端电阻100Ω是怎么来的这个值是根据spec计算出来的lvds的驱动是3.5mA恒流源接收端电平判别的典型值是350mv算出得到终端电阻是100Ω。接收端判别电平的范围可以根据具体器件的数据手册来查看。如果想增大抗干扰能力其实可以适当提高这个电阻的阻值比较常用值是120Ω。
