分类信息网站,珠海网站管理公司,二手域名,wordpress网速慢跟我一起写makefile 概述、介绍、规则
转自#xff1a;https://seisman.github.io/how-to-write-makefile/rules.html
概述
什么是makefile#xff1f;或许很多Windows的程序员都不知道这个东西#xff0c;因为那些Windows的集成开发环境#xff08;integrated developm…跟我一起写makefile 概述、介绍、规则
转自https://seisman.github.io/how-to-write-makefile/rules.html
概述
什么是makefile或许很多Windows的程序员都不知道这个东西因为那些Windows的集成开发环境integrated development environmentIDE都为你做了这个工作但我觉得要作一个好的和专业的程序员makefile还是要懂。这就好像现在有这么多的HTML编辑器但如果你想成为一个专业人士你还是要了解HTML的标签的含义。特别在Unix下的软件编译你就不能不自己写makefile了会不会写makefile从一个侧面说明了一个人是否具备完成大型工程的能力。
因为makefile关系到了整个工程的编译规则。一个工程中的源文件不计其数并且按类型、功能、模块分别放在若干个目录中makefile定义了一系列的规则来指定哪些文件需要先编译哪些文件需要后编译哪些文件需要重新编译甚至于进行更复杂的功能操作因为makefile就像一个Shell脚本一样其中也可以执行操作系统的命令。
makefile带来的好处就是——“自动化编译”一旦写好只需要一个make命令整个工程完全自动编译极大的提高了软件开发的效率。 make是一个命令工具是一个解释makefile中指令的命令工具一般来说大多数的IDE都有这个命令比如Delphi的makeVisual C的nmakeLinux下GNU的make。可见makefile都成为了一种在工程方面的编译方法。
现在讲述如何写makefile的文章比较少这是我想写这篇文章的原因。当然不同产商的make各不相同也有不同的语法但其本质都是在 “文件依赖性”上做文章这里我仅对GNU的make进行讲述我的环境是RedHat Linux 8.0make的版本是3.80。毕竟这个make是应用最为广泛的也是用得最多的。而且其还是最遵循于IEEE 1003.2-1992标准的POSIX.2。
在这篇文档中将以C/C的源码作为基础所以必然涉及一些关于C/C的编译的知识。关于这方面的内容还请各位查看相关的编译器的文档。这里所默认的编译器是UNIX下的GCC和CC。
关于程序的编译和链接
在此我想多说关于程序编译的一些规范和方法。一般来说无论是C还是C首先要把源文件编译成中间代码文件在Windows下也就是 .obj 文件UNIX下是 .o 文件即Object File这个动作叫做编译compile。然后再把大量的Object File合成执行文件这个动作叫作链接link。
编译时编译器需要的是语法的正确函数与变量的声明的正确。对于后者通常是你需要告诉编译器头文件的所在位置头文件中应该只是声明而定义应该放在C/C文件中只要所有的语法正确编译器就可以编译出中间目标文件。一般来说每个源文件都应该对应于一个中间目标文件 .o 文件或 .obj 文件。
链接时主要是链接函数和全局变量。所以我们可以使用这些中间目标文件 .o 文件或 .obj 文件来链接我们的应用程序。链接器并不管函数所在的源文件只管函数的中间目标文件Object File在大多数时候由于源文件太多编译生成的中间目标文件太多而在链接时需要明显地指出中间目标文件名这对于编译很不方便。所以我们要给中间目标文件打个包在Windows下这种包叫“库文件”Library File也就是 .lib 文件在UNIX下是Archive File也就是 .a 文件。
总结一下源文件首先会生成中间目标文件再由中间目标文件生成执行文件。在编译时编译器只检测程序语法和函数、变量是否被声明。如果函数未被声明编译器会给出一个警告但可以生成Object File。而在链接程序时链接器会在所有的Object File中找寻函数的实现如果找不到那到就会报链接错误码Linker Error在VC下这种错误一般是 Link 2001错误 意思说是说链接器未能找到函数的实现。你需要指定函数的Object File。
好言归正传gnu的make有许多的内容闲言少叙。
makefile介绍
make命令执行时需要一个makefile文件以告诉make命令需要怎么样的去编译和链接程序。
首先我们用一个示例来说明makefile的书写规则以便给大家一个感性认识。这个示例来源于gnu 的make使用手册在这个示例中我们的工程有8个c文件和3个头文件我们要写一个makefile来告诉make命令如何编译和链接这几个文件。我们的规则是
如果这个工程没有编译过那么我们的所有c文件都要编译并被链接。如果这个工程的某几个c文件被修改那么我们只编译被修改的c文件并链接目标程序。如果这个工程的头文件被改变了那么我们需要编译引用了这几个头文件的c文件并链接目标程序。
只要我们的makefile写得够好所有的这一切我们只用一个make命令就可以完成make命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译从而自动编译所需要的文件和链接目标程序。
makefile的规则
在讲述这个makefile之前还是让我们先来粗略地看一看makefile的规则。
target ... : prerequisites ...command......target 可以是一个object file目标文件也可以是一个执行文件还可以是一个标签label。对于标签这种特性在后续的“伪目标”章节中会有叙述。 prerequisites 生成该target所依赖的文件和/或target command 该target要执行的命令任意的shell命令
这是一个文件的依赖关系也就是说target这一个或多个的目标文件依赖于prerequisites中的文件其生成规则定义在command中。说白一点就是说:
prerequisites中如果有一个以上的文件比target文件要新的话command所定义的命令就会被执行。这就是makefile的规则也就是makefile中最核心的内容。
说到底makefile的东西就是这样一点好像我的这篇文档也该结束了。呵呵。还不尽然这是makefile 的主线和核心但要写好一个makefile还不够我会在后面一点一点地结合我的工作经验给你慢慢道来。内容还多着呢。
一个示例
正如前面所说如果一个工程有3个头文件和8个c文件为了完成前面所述的那三个规则我们的makefile 应该是下面的这个样子的。
edit : main.o kbd.o command.o display.o \insert.o search.o files.o utils.occ -o edit main.o kbd.o command.o display.o \insert.o search.o files.o utils.omain.o : main.c defs.hcc -c main.c
kbd.o : kbd.c defs.h command.hcc -c kbd.c
command.o : command.c defs.h command.hcc -c command.c
display.o : display.c defs.h buffer.hcc -c display.c
insert.o : insert.c defs.h buffer.hcc -c insert.c
search.o : search.c defs.h buffer.hcc -c search.c
files.o : files.c defs.h buffer.h command.hcc -c files.c
utils.o : utils.c defs.hcc -c utils.c
clean :rm edit main.o kbd.o command.o display.o \insert.o search.o files.o utils.o反斜杠 \ 是换行符的意思。这样比较便于makefile的阅读。我们可以把这个内容保存在名字为“makefile”或“Makefile”的文件中然后在该目录下直接输入命令 make 就可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件那么只要简单地执行一下 make clean 就可以了。
在这个makefile中目标文件target包含执行文件edit和中间目标文件 *.o 依赖文件prerequisites就是冒号后面的那些 .c 文件和 .h 文件。每一个 .o 文件都有一组依赖文件而这些 .o 文件又是执行文件 edit 的依赖文件。依赖关系的实质就是说明了目标文件是由哪些文件生成的换言之目标文件是哪些文件更新的。
在定义好依赖关系后后续的那一行定义了如何生成目标文件的操作系统命令一定要以一个 Tab 键作为开头。记住make并不管命令是怎么工作的他只管执行所定义的命令。make会比较targets文件和prerequisites文件的修改日期如果prerequisites文件的日期要比targets文件的日期要新或者target不存在的话那么make就会执行后续定义的命令。
这里要说明一点的是 clean 不是一个文件它只不过是一个动作名字有点像c语言中的label一样其冒号后什么也没有那么make就不会自动去找它的依赖性也就不会自动执行其后所定义的命令。要执行其后的命令就要在make命令后明显得指出这个label的名字。这样的方法非常有用我们可以在一个makefile中定义不用的编译或是和编译无关的命令比如程序的打包程序的备份等等。
make是如何工作的
在默认的方式下也就是我们只输入 make 命令。那么
make会在当前目录下找名字叫“Makefile”或“makefile”的文件。如果找到它会找文件中的第一个目标文件target在上面的例子中他会找到“edit”这个文件并把这个文件作为最终的目标文件。如果edit文件不存在或是edit所依赖的后面的 .o 文件的文件修改时间要比 edit 这个文件新那么他就会执行后面所定义的命令来生成 edit 这个文件。如果 edit 所依赖的 .o 文件也不存在那么make会在当前文件中找目标为 .o 文件的依赖性如果找到则再根据那一个规则生成 .o 文件。这有点像一个堆栈的过程当然你的C文件和H文件是存在的啦于是make会生成 .o 文件然后再用 .o 文件生成make的终极任务也就是执行文件 edit 了。
这就是整个make的依赖性make会一层又一层地去找文件的依赖关系直到最终编译出第一个目标文件。在找寻的过程中如果出现错误比如最后被依赖的文件找不到那么make就会直接退出并报错而对于所定义的命令的错误或是编译不成功make根本不理。make只管文件的依赖性即如果在我找了依赖关系之后冒号后面的文件还是不在那么对不起我就不工作啦。
通过上述分析我们知道像clean这种没有被第一个目标文件直接或间接关联那么它后面所定义的命令将不会被自动执行不过我们可以显示要make执行。即命令—— make clean 以此来清除所有的目标文件以便重编译。
于是在我们编程中如果这个工程已被编译过了当我们修改了其中一个源文件比如 file.c 那么根据我们的依赖性我们的目标 file.o 会被重编译也就是在这个依性关系后面所定义的命令于是 file.o 的文件也是最新的啦于是 file.o 的文件修改时间要比 edit 要新所以 edit 也会被重新链接了详见 edit 目标文件后定义的命令。
而如果我们改变了 command.h 那么 kdb.o 、 command.o 和 files.o 都会被重编译并且 edit 会被重链接。
makefile中使用变量
在上面的例子中先让我们看看edit的规则
edit : main.o kbd.o command.o display.o \insert.o search.o files.o utils.occ -o edit main.o kbd.o command.o display.o \insert.o search.o files.o utils.o我们可以看到 .o 文件的字符串被重复了两次如果我们的工程需要加入一个新的 .o 文件那么我们需要在两个地方加应该是三个地方还有一个地方在clean中。当然我们的makefile并不复杂所以在两个地方加也不累但如果makefile变得复杂那么我们就有可能会忘掉一个需要加入的地方而导致编译失败。所以为了makefile的易维护在makefile中我们可以使用变量。makefile的变量也就是一个字符串理解成C语言中的宏可能会更好。
比如我们声明一个变量叫 objects OBJECTS objs OBJS obj 或是 OBJ 反正不管什么啦只要能够表示obj文件就行了。我们在makefile一开始就这样定义
objects main.o kbd.o command.o display.o \insert.o search.o files.o utils.o于是我们就可以很方便地在我们的makefile中以 $(objects) 的方式来使用这个变量了于是我们的改良版makefile就变成下面这个样子
objects main.o kbd.o command.o display.o \insert.o search.o files.o utils.oedit : $(objects)cc -o edit $(objects)
main.o : main.c defs.hcc -c main.c
kbd.o : kbd.c defs.h command.hcc -c kbd.c
command.o : command.c defs.h command.hcc -c command.c
display.o : display.c defs.h buffer.hcc -c display.c
insert.o : insert.c defs.h buffer.hcc -c insert.c
search.o : search.c defs.h buffer.hcc -c search.c
files.o : files.c defs.h buffer.h command.hcc -c files.c
utils.o : utils.c defs.hcc -c utils.c
clean :rm edit $(objects)于是如果有新的 .o 文件加入我们只需简单地修改一下 objects 变量就可以了。
关于变量更多的话题我会在后续给你一一道来。
让make自动推导
GNU的make很强大它可以自动推导文件以及文件依赖关系后面的命令于是我们就没必要去在每一个 .o 文件后都写上类似的命令因为我们的make会自动识别并自己推导命令。
只要make看到一个 .o 文件它就会自动的把 .c 文件加在依赖关系中如果make找到一个 whatever.o 那么 whatever.c 就会是 whatever.o 的依赖文件。并且 cc -c whatever.c 也会被推导出来于是我们的makefile再也不用写得这么复杂。我们的新makefile又出炉了。
objects main.o kbd.o command.o display.o \insert.o search.o files.o utils.oedit : $(objects)cc -o edit $(objects)main.o : defs.h
kbd.o : defs.h command.h
command.o : defs.h command.h
display.o : defs.h buffer.h
insert.o : defs.h buffer.h
search.o : defs.h buffer.h
files.o : defs.h buffer.h command.h
utils.o : defs.h.PHONY : clean
clean :rm edit $(objects)这种方法也就是make的“隐晦规则”。上面文件内容中 .PHONY 表示 clean 是个伪目标文件。
关于更为详细的“隐晦规则”和“伪目标文件”我会在后续给你一一道来。
另类风格的makefiles
既然我们的make可以自动推导命令那么我看到那堆 .o 和 .h 的依赖就有点不爽那么多的重复的 .h 能不能把其收拢起来好吧没有问题这个对于make来说很容易谁叫它提供了自动推导命令和文件的功能呢来看看最新风格的makefile吧。
objects main.o kbd.o command.o display.o \insert.o search.o files.o utils.oedit : $(objects)cc -o edit $(objects)$(objects) : defs.h
kbd.o command.o files.o : command.h
display.o insert.o search.o files.o : buffer.h.PHONY : clean
clean :rm edit $(objects)这种风格让我们的makefile变得很简单但我们的文件依赖关系就显得有点凌乱了。鱼和熊掌不可兼得。还看你的喜好了。我是不喜欢这种风格的一是文件的依赖关系看不清楚二是如果文件一多要加入几个新的 .o 文件那就理不清楚了。
清空目标文件的规则
每个Makefile中都应该写一个清空目标文件 .o 和执行文件的规则这不仅便于重编译也很利于保持文件的清洁。这是一个“修养”呵呵还记得我的《编程修养》吗。一般的风格都是
clean:rm edit $(objects)更为稳健的做法是
.PHONY : clean
clean :-rm edit $(objects)前面说过 .PHONY 表示 clean 是一个“伪目标”。而在 rm 命令前面加了一个小减号的意思就是也许某些文件出现问题但不要管继续做后面的事。当然 clean 的规则不要放在文件的开头不然这就会变成make的默认目标相信谁也不愿意这样。不成文的规矩是——“clean从来都是放在文件的最后”。
上面就是一个makefile的概貌也是makefile的基础下面还有很多makefile的相关细节准备好了吗准备好了就来。
Makefile里有什么
Makefile里主要包含了五个东西显式规则、隐晦规则、变量定义、文件指示和注释。
显式规则。显式规则说明了如何生成一个或多个目标文件。这是由Makefile的书写者明显指出要生成的文件、文件的依赖文件和生成的命令。隐晦规则。由于我们的make有自动推导的功能所以隐晦的规则可以让我们比较简略地书写 Makefile这是由make所支持的。变量的定义。在Makefile中我们要定义一系列的变量变量一般都是字符串这个有点像你C语言中的宏当Makefile被执行时其中的变量都会被扩展到相应的引用位置上。文件指示。其包括了三个部分一个是在一个Makefile中引用另一个Makefile就像C语言中的include一样另一个是指根据某些情况指定Makefile中的有效部分就像C语言中的预编译#if一样还有就是定义一个多行的命令。有关这一部分的内容我会在后续的部分中讲述。注释。Makefile中只有行注释和UNIX的Shell脚本一样其注释是用 # 字符这个就像C/C中的 // 一样。如果你要在你的Makefile中使用 # 字符可以用反斜杠进行转义如 \# 。
最后还值得一提的是在Makefile中的命令必须要以 Tab 键开始。
Makefile的文件名
默认的情况下make命令会在当前目录下按顺序找寻文件名为“GNUmakefile”、“makefile”、“Makefile”的文件找到了解释这个文件。在这三个文件名中最好使用“Makefile”这个文件名因为这个文件名第一个字符为大写这样有一种显目的感觉。最好不要用“GNUmakefile”这个文件是GNU的make识别的。有另外一些make只对全小写的“makefile”文件名敏感但是基本上来说大多数的make都支持“makefile”和“Makefile”这两种默认文件名。
当然你可以使用别的文件名来书写Makefile比如“Make.Linux”“Make.Solaris”“Make.AIX”等如果要指定特定的Makefile你可以使用make的 -f 和 --file 参数如 make -f Make.Linux 或 make --file Make.AIX 。
引用其它的Makefile
在Makefile使用 include 关键字可以把别的Makefile包含进来这很像C语言的 #include 被包含的文件会原模原样的放在当前文件的包含位置。 include 的语法是
include filenamefilename 可以是当前操作系统Shell的文件模式可以包含路径和通配符。
在 include 前面可以有一些空字符但是绝不能是 Tab 键开始。 include 和 filename 可以用一个或多个空格隔开。举个例子你有这样几个Makefile a.mk 、 b.mk 、 c.mk 还有一个文件叫 foo.make 以及一个变量 $(bar) 其包含了 e.mk 和 f.mk 那么下面的语句
include foo.make *.mk $(bar)等价于
include foo.make a.mk b.mk c.mk e.mk f.mkmake命令开始时会找寻 include 所指出的其它Makefile并把其内容安置在当前的位置。就好像C/C的 #include 指令一样。如果文件都没有指定绝对路径或是相对路径的话make会在当前目录下首先寻找如果当前目录下没有找到那么make还会在下面的几个目录下找
如果make执行时有 -I 或 --include-dir 参数那么make就会在这个参数所指定的目录下去寻找。如果目录 prefix/include 一般是 /usr/local/bin 或 /usr/include 存在的话make也会去找。
如果有文件没有找到的话make会生成一条警告信息但不会马上出现致命错误。它会继续载入其它的文件一旦完成makefile的读取make会再重试这些没有找到或是不能读取的文件如果还是不行make才会出现一条致命信息。如果你想让make不理那些无法读取的文件而继续执行你可以在include前加一个减号“-”。如
-include filename其表示无论include过程中出现什么错误都不要报错继续执行。和其它版本make兼容的相关命令是sinclude其作用和这一个是一样的。
环境变量MAKEFILES
如果你的当前环境中定义了环境变量 MAKEFILES 那么make会把这个变量中的值做一个类似于 include 的动作。这个变量中的值是其它的Makefile用空格分隔。只是它和 include 不同的是从这个环境变量中引入的Makefile的“目标”不会起作用如果环境变量中定义的文件发现错误make也会不理。
但是在这里我还是建议不要使用这个环境变量因为只要这个变量一被定义那么当你使用make时所有的Makefile都会受到它的影响这绝不是你想看到的。在这里提这个事只是为了告诉大家也许有时候你的Makefile出现了怪事那么你可以看看当前环境中有没有定义这个变量。
make的工作方式
GNU的make工作时的执行步骤如下想来其它的make也是类似
读入所有的Makefile。读入被include的其它Makefile。初始化文件中的变量。推导隐晦规则并分析所有规则。为所有的目标文件创建依赖关系链。根据依赖关系决定哪些目标要重新生成。执行生成命令。
1-5步为第一个阶段6-7为第二个阶段。第一个阶段中如果定义的变量被使用了那么make会把其展开在使用的位置。但make并不会完全马上展开make使用的是拖延战术如果变量出现在依赖关系的规则中那么仅当这条依赖被决定要使用了变量才会在其内部展开。
当然这个工作方式你不一定要清楚但是知道这个方式你也会对make更为熟悉。有了这个基础后续部分也就容易看懂了。
书写规则
规则包含两个部分一个是依赖关系一个是生成目标的方法。
在Makefile中规则的顺序是很重要的因为Makefile中只应该有一个最终目标其它的目标都是被这个目标所连带出来的所以一定要让make知道你的最终目标是什么。一般来说定义在Makefile中的目标可能会有很多但是第一条规则中的目标将被确立为最终的目标。如果第一条规则中的目标有很多个那么第一个目标会成为最终的目标。make所完成的也就是这个目标。
好了还是让我们来看一看如何书写规则。
规则举例
foo.o: foo.c defs.h # foo模块cc -c -g foo.c看到这个例子各位应该不是很陌生了前面也已说过 foo.o 是我们的目标 foo.c 和 defs.h 是目标所依赖的源文件而只有一个命令 cc -c -g foo.c 以Tab键开头。这个规则告诉我们两件事
文件的依赖关系 foo.o 依赖于 foo.c 和 defs.h 的文件如果 foo.c 和 defs.h 的文件日期要比 foo.o 文件日期要新或是 foo.o 不存在那么依赖关系发生。生成或更新 foo.o 文件就是那个cc命令。它说明了如何生成 foo.o 这个文件。当然foo.c文件include了defs.h文件
规则的语法
targets : prerequisitescommand...或是这样
targets : prerequisites ; commandcommand...targets是文件名以空格分开可以使用通配符。一般来说我们的目标基本上是一个文件但也有可能是多个文件。
command是命令行如果其不与“target:prerequisites”在一行那么必须以 Tab 键开头如果和prerequisites在一行那么可以用分号做为分隔。见上
prerequisites也就是目标所依赖的文件或依赖目标。如果其中的某个文件要比目标文件要新那么目标就被认为是“过时的”被认为是需要重生成的。这个在前面已经讲过了。
如果命令太长你可以使用反斜杠 \ 作为换行符。make对一行上有多少个字符没有限制。规则告诉make两件事文件的依赖关系和如何生成目标文件。
一般来说make会以UNIX的标准Shell也就是 /bin/sh 来执行命令。
在规则中使用通配符
如果我们想定义一系列比较类似的文件我们很自然地就想起使用通配符。make支持三个通配符 * ? 和 ~ 。这是和Unix的B-Shell是相同的。
波浪号 ~ 字符在文件名中也有比较特殊的用途。如果是 ~/test 这就表示当前用户的 $HOME 目录下的test目录。而 ~hchen/test 则表示用户hchen的宿主目录下的test 目录。这些都是Unix下的小知识了make也支持而在Windows或是 MS-DOS下用户没有宿主目录那么波浪号所指的目录则根据环境变量“HOME”而定。
通配符代替了你一系列的文件如 *.c 表示所有后缀为c的文件。一个需要我们注意的是如果我们的文件名中有通配符如 * 那么可以用转义字符 \ 如 \* 来表示真实的 * 字符而不是任意长度的字符串。
好吧还是先来看几个例子吧
clean:rm -f *.o其实在这个clean:后面可以加上你想做的一些事情如果你想看到在编译完后看看main.c的源代码你可以在加上cat这个命令例子如下
clean:cat main.crm -f *.o其结果你试一下就知道的。 上面这个例子我不不多说了这是操作系统Shell所支持的通配符。这是在命令中的通配符。
print: *.clpr -p $?touch print上面这个例子说明了通配符也可以在我们的规则中目标print依赖于所有的 .c 文件。其中的 $? 是一个自动化变量我会在后面给你讲述。
objects *.o上面这个例子表示了通配符同样可以用在变量中。并不是说 *.o 会展开不objects的值就是 *.o 。Makefile中的变量其实就是C/C中的宏。如果你要让通配符在变量中展开也就是让objects的值是所有 .o 的文件名的集合那么你可以这样
objects : $(wildcard *.o)另给一个变量使用通配符的例子 列出一确定文件夹中的所有 .c 文件。 objects : $(wildcard *.c)列出(1)中所有文件对应的 .o 文件在3中我们可以看到它是由make自动编译出的: $(patsubst %.c,%.o,$(wildcard *.c))由(1)(2)两步可写出编译并链接所有 .c 和 .o 文件 objects : $(patsubst %.c,%.o,$(wildcard *.c))
foo : $(objects)cc -o foo $(objects)这种用法由关键字“wildcard”“patsubst”指出关于Makefile的关键字我们将在后面讨论。
文件搜寻
在一些大的工程中有大量的源文件我们通常的做法是把这许多的源文件分类并存放在不同的目录中。所以当make需要去找寻文件的依赖关系时你可以在文件前加上路径但最好的方法是把一个路径告诉make让make在自动去找。
Makefile文件中的特殊变量 VPATH 就是完成这个功能的如果没有指明这个变量make只会在当前的目录中去找寻依赖文件和目标文件。如果定义了这个变量那么make就会在当前目录找不到的情况下到所指定的目录中去找寻文件了。
VPATH src:../headers上面的定义指定两个目录“src”和“…/headers”make会按照这个顺序进行搜索。目录由“冒号”分隔。当然当前目录永远是最高优先搜索的地方
另一个设置文件搜索路径的方法是使用make的“vpath”关键字注意它是全小写的这不是变量这是一个make的关键字这和上面提到的那个VPATH变量很类似但是它更为灵活。它可以指定不同的文件在不同的搜索目录中。这是一个很灵活的功能。它的使用方法有三种 vpath pattern directories 为符合模式的文件指定搜索目录。 vpath pattern 清除符合模式的文件的搜索目录。 vpath 清除所有已被设置好了的文件搜索目录。
vapth使用方法中的需要包含 % 字符。 % 的意思是匹配零或若干字符需引用 % 使用 \ 例如 %.h 表示所有以 .h 结尾的文件。指定了要搜索的文件集而则指定了 pattern的文件集的搜索的目录。例如
vpath %.h ../headers该语句表示要求make在“…/headers”目录下搜索所有以 .h 结尾的文件。如果某文件在当前目录没有找到的话
我们可以连续地使用vpath语句以指定不同搜索策略。如果连续的vpath语句中出现了相同的 或是被重复了的那么make会按照vpath语句的先后顺序来执行搜索。如
vpath %.c foo
vpath % blish
vpath %.c bar其表示 .c 结尾的文件先在“foo”目录然后是“blish”最后是“bar”目录。
vpath %.c foo:bar
vpath % blish而上面的语句则表示 .c 结尾的文件先在“foo”目录然后是“bar”目录最后才是“blish”目录。
伪目标
最早先的一个例子中我们提到过一个“clean”的目标这是一个“伪目标”
clean:rm *.o temp正像我们前面例子中的“clean”一样既然我们生成了许多文件编译文件我们也应该提供一个清除它们的“目标”以备完整地重编译而用。 以“make clean”来使用该目标
因为我们并不生成“clean”这个文件。“伪目标”并不是一个文件只是一个标签由于“伪目标”不是文件所以make无法生成它的依赖关系和决定它是否要执行。我们只有通过显式地指明这个“目标”才能让其生效。当然“伪目标”的取名不能和文件名重名不然其就失去了“伪目标”的意义了。
当然为了避免和文件重名的这种情况我们可以使用一个特殊的标记“.PHONY”来显式地指明一个目标是“伪目标”向make说明不管是否有这个文件这个目标就是“伪目标”。
.PHONY : clean只要有这个声明不管是否有“clean”文件要运行“clean”这个目标只有“make clean”这样。于是整个过程可以这样写
.PHONY : clean
clean :rm *.o temp伪目标一般没有依赖的文件。但是我们也可以为伪目标指定所依赖的文件。伪目标同样可以作为“默认目标”只要将其放在第一个。一个示例就是如果你的Makefile需要一口气生成若干个可执行文件但你只想简单地敲一个make完事并且所有的目标文件都写在一个Makefile中那么你可以使用“伪目标”这个特性
all : prog1 prog2 prog3
.PHONY : allprog1 : prog1.o utils.occ -o prog1 prog1.o utils.oprog2 : prog2.occ -o prog2 prog2.oprog3 : prog3.o sort.o utils.occ -o prog3 prog3.o sort.o utils.o我们知道Makefile中的第一个目标会被作为其默认目标。我们声明了一个“all”的伪目标其依赖于其它三个目标。由于默认目标的特性是总是被执行的但由于“all”又是一个伪目标伪目标只是一个标签不会生成文件所以不会有“all”文件产生。于是其它三个目标的规则总是会被决议。也就达到了我们一口气生成多个目标的目的。 .PHONY : all 声明了“all”这个目标为“伪目标”。注这里的显式“.PHONY : all” 不写的话一般情况也可以正确的执行这样make可通过隐式规则推导出 “all” 是一个伪目标执行make不会生成“all”文件而执行后面的多个目标。建议显式写出是一个好习惯。
随便提一句从上面的例子我们可以看出目标也可以成为依赖。所以伪目标同样也可成为依赖。看下面的例子
.PHONY : cleanall cleanobj cleandiffcleanall : cleanobj cleandiffrm programcleanobj :rm *.ocleandiff :rm *.diff“make cleanall”将清除所有要被清除的文件。“cleanobj”和“cleandiff”这两个伪目标有点像“子程序”的意思。我们可以输入“make cleanall”和“make cleanobj”和“make cleandiff”命令来达到清除不同种类文件的目的。
多目标
Makefile的规则中的目标可以不止一个其支持多目标有可能我们的多个目标同时依赖于一个文件并且其生成的命令大体类似。于是我们就能把其合并起来。当然多个目标的生成规则的执行命令不是同一个这可能会给我们带来麻烦不过好在我们可以使用一个自动化变量 $ 关于自动化变量将在后面讲述这个变量表示着目前规则中所有的目标的集合这样说可能很抽象还是看一个例子吧。
bigoutput littleoutput : text.ggenerate text.g -$(subst output,,$) $上述规则等价于
bigoutput : text.ggenerate text.g -big bigoutput
littleoutput : text.ggenerate text.g -little littleoutput其中 -$(subst output,,$) 中的 $ 表示执行一个Makefile的函数函数名为subst后面的为参数。关于函数将在后面讲述。这里的这个函数是替换字符串的意思 $ 表示目标的集合就像一个数组 $ 依次取出目标并执于命令。
静态模式
静态模式可以更加容易地定义多目标的规则可以让我们的规则变得更加的有弹性和灵活。我们还是先来看一下语法
targets ... : target-pattern : prereq-patterns ...commands...targets定义了一系列的目标文件可以有通配符。是目标的一个集合。
target-pattern是指明了targets的模式也就是的目标集模式。
prereq-patterns是目标的依赖模式它对target-pattern形成的模式再进行一次依赖目标的定义。
这样描述这三个东西可能还是没有说清楚还是举个例子来说明一下吧。如果我们的定义成 %.o 意思是我们的;集合中都是以 .o 结尾的而如果我们的定义成 %.c 意思是对所形成的目标集进行二次定义其计算方法是取模式中的 % 也就是去掉了 .o 这个结尾并为其加上 .c 这个结尾形成的新集合。
所以我们的“目标模式”或是“依赖模式”中都应该有 % 这个字符如果你的文件名中有 % 那么你可以使用反斜杠 \ 进行转义来标明真实的 % 字符。
看一个例子
objects foo.o bar.oall: $(objects)$(objects): %.o: %.c$(CC) -c $(CFLAGS) $ -o $上面的例子中指明了我们的目标从object中获取‘object中获取 %.o 表明要所有以 .o 结尾的目标也就是 foo.o bar.o 也就是变量 object中获取‘object集合的模式而依赖模式%.c则取模式%.o的%也就是foo bar并为其加下.c的后缀于是我们的依赖目标就是foo.c bar.c。而命令中的‘和‘ 和 ‘和‘则是自动化变量‘表示第一个依赖文件‘ 表示第一个依赖文件 ‘表示第一个依赖文件‘ 表示目标集也就是“foo.o bar.o”。于是上面的规则展开后等价于下面的规则
foo.o : foo.c$(CC) -c $(CFLAGS) foo.c -o foo.o
bar.o : bar.c$(CC) -c $(CFLAGS) bar.c -o bar.o试想如果我们的 %.o 有几百个那么我们只要用这种很简单的“静态模式规则”就可以写完一堆规则实在是太有效率了。“静态模式规则”的用法很灵活如果用得好那会是一个很强大的功能。再看一个例子
files foo.elc bar.o lose.o$(filter %.o,$(files)): %.o: %.c$(CC) -c $(CFLAGS) $ -o $
$(filter %.elc,$(files)): %.elc: %.elemacs -f batch-byte-compile $(filter(filter %.o,(filter(files))表示调用Makefile的filter函数过滤“$files”集只要其中模式为“%.o”的内容。其它的内容我就不用多说了吧。这个例子展示了Makefile中更大的弹性。
自动生成依赖性
在Makefile中我们的依赖关系可能会需要包含一系列的头文件比如如果我们的main.c中有一句 #include defs.h 那么我们的依赖关系应该是
main.o : main.c defs.h但是如果是一个比较大型的工程你必需清楚哪些C文件包含了哪些头文件并且你在加入或删除头文件时也需要小心地修改Makefile这是一个很没有维护性的工作。为了避免这种繁重而又容易出错的事情我们可以使用C/C编译的一个功能。大多数的C/C编译器都支持一个“-M”的选项即自动找寻源文件中包含的头文件并生成一个依赖关系。例如如果我们执行下面的命令:
cc -M main.c其输出是
main.o : main.c defs.h于是由编译器自动生成的依赖关系这样一来你就不必再手动书写若干文件的依赖关系而由编译器自动生成了。需要提醒一句的是如果你使用GNU的C/C编译器你得用 -MM 参数不然 -M 参数会把一些标准库的头文件也包含进来。
gcc -M main.c的输出是:
main.o: main.c defs.h /usr/include/stdio.h /usr/include/features.h \/usr/include/sys/cdefs.h /usr/include/gnu/stubs.h \/usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stddef.h \/usr/include/bits/types.h /usr/include/bits/pthreadtypes.h \/usr/include/bits/sched.h /usr/include/libio.h \/usr/include/_G_config.h /usr/include/wchar.h \/usr/include/bits/wchar.h /usr/include/gconv.h \/usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stdarg.h \/usr/include/bits/stdio_lim.hgcc -MM main.c的输出则是:
main.o: main.c defs.h那么编译器的这个功能如何与我们的Makefile联系在一起呢。因为这样一来我们的Makefile也要根据这些源文件重新生成让 Makefile自已依赖于源文件这个功能并不现实不过我们可以有其它手段来迂回地实现这一功能。GNU组织建议把编译器为每一个源文件的自动生成的依赖关系放到一个文件中为每一个 name.c 的文件都生成一个 name.d 的Makefile文件 .d 文件中就存放对应 .c 文件的依赖关系。
于是我们可以写出 .c 文件和 .d 文件的依赖关系并让make自动更新或生成 .d 文件并把其包含在我们的主Makefile中这样我们就可以自动化地生成每个文件的依赖关系了。
这里我们给出了一个模式规则来产生 .d 文件
%.d: %.cset -e; rm -f $; \$(CC) -M $(CPPFLAGS) $ $.$$$$; \sed s,\($*\)\.o[ :]*,\1.o $ : ,g $.$$$$ $; \rm -f $.$$$$这个规则的意思是所有的 .d 文件依赖于 .c 文件 rm -f $ 的意思是删除所有的目标也就是 .d 文件第二行的意思是为每个依赖文件 $ 也就是 .c 文件生成依赖文件 $ 表示模式 %.d 文件如果有一个C文件是name.c那么 % 就是 name $$$$ 意为一个随机编号第二行生成的文件有可能是“name.d.12345”第三行使用sed命令做了一个替换关于sed命令的用法请参看相关的使用文档。第四行就是删除临时文件。
总而言之这个模式要做的事就是在编译器生成的依赖关系中加入 .d 文件的依赖即把依赖关系
main.o : main.c defs.h转成
main.o main.d : main.c defs.h于是我们的 .d 文件也会自动更新了并会自动生成了当然你还可以在这个 .d 文件中加入的不只是依赖关系包括生成的命令也可一并加入让每个 .d 文件都包含一个完赖的规则。一旦我们完成这个工作接下来我们就要把这些自动生成的规则放进我们的主Makefile中。我们可以使用Makefile的“include”命令来引入别的Makefile文件前面讲过例如
sources foo.c bar.cinclude $(sources:.c.d)上述语句中的 $(sources:.c.d) 中的 .c.d 的意思是做一个替换把变量 $(sources) 所有 .c 的字串都替换成 .d 关于这个“替换”的内容在后面我会有更为详细的讲述。当然你得注意次序因为include是按次序来载入文件最先载入的 .d 文件中的目标会成为默认目标。
