做电商网站的公司,高级服装定制平台,给传销做网站,wordpress又拍云本地备份上下拉电阻有什么用#xff1f; 对这个问题#xff0c;平时没有留意过#xff0c;搞设计的时候都是照本宣科#xff0c;没有真正弄懂意思#xff0e; 很多单片机开发的入门者#xff0c;以及一些从事软件开发的人#xff0c;往往在开发单片机的时候遇到上拉电阻、下拉… 上下拉电阻有什么用 对这个问题平时没有留意过搞设计的时候都是照本宣科没有真正弄懂意思 很多单片机开发的入门者以及一些从事软件开发的人往往在开发单片机的时候遇到上拉电阻、下拉电阻的概念却又无法通过字面理解其中的含义。那么什么叫上拉电阻和下拉电阻呢 上拉电阻就是把不确定的信号通过一个电阻嵌位在高电平此电阻还起到限流的作用。同理下拉电阻是把不确定的信号嵌位在低电平。上拉电阻是说的是器件的输入电流而下拉说的则是输出电流。那么在什么时候使用上、下拉电阻呢 对上下拉电阻做了以下总结: 1、当TTL 电路驱动COMS 电路时如果TTL 电路输出的高电平低于COMS电路的最低高电平一般为3.5V这时就需要在TTL 的输出端接上拉电阻以提高输出高电平的值。2、OC 门电路必须加上拉电阻以提高输出的高电平值。3、为加大输出引脚的驱动能力有的单片机管脚上也常使用上拉电阻。4、在COMS 芯片上为了防止静电造成损坏不用的管脚不能悬空一般接上拉电阻产生降低输入阻抗提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰加上下拉电阻是电阻匹配有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大电阻大电流小。2、从确保足够的驱动电流考虑应当足够小电阻小电流大。3、对于高速电路过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k 到10k 之间选取。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定主要需要考虑以下几个因素 1驱动能力与功耗的平衡。以上拉电阻为例一般地说上拉电阻越小驱动能力越强但功耗越大设计是应注意两者之间的均衡。 2下级电路的驱动需求。同样以上拉电阻为例当输出高电平时开关管断开上拉电阻应适当选择以能够向下级电路提供足够的电流。 3高低电平的设定。不同电路的高低电平的门槛电平会有不同电阻应适当设定以确保能输出正确的电平。以上拉电阻为例当输出低电平时开关管导通上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4频率特性。以上拉电阻为例上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC 延迟电阻越大延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。OC 门输出高电平时是一个高阻态其上拉电流要由上拉电阻来提供设输入端每端口不大于100uA,设输出口驱动电流约500uA标准工作电压是5V输入口的高低电平门限为0.8V(低于此值为低电平)2V(高电平门限值)。选上拉电阻时 500uAx8.4K4.2即选大于8.4K 时输出端能下拉至0.8V 以下此为最小阻值再小就拉不下来了。如果输出口驱动电流较大则阻值可减小保证下拉时能低于0.8V 即可。当输出高电平时忽略管子的漏电流两输入口需200uA,200uAx15K3V 即上拉电阻压降为3V输出口可达到2V此阻值为最大阻值再大就拉不到2V 了。选10K 可用。COMS 门的可参考74HC 系列设计时管子的漏电流不可忽略IO 口实际电流在不同电平下也是不同的上述仅仅是原理一句话概括为输出高电平时要喂饱后面的输入口输出低电平不要把输出口喂撑了否则多余的电流喂给了级联的输入口高于低电平门限值就不可靠了 在数字电路中不用的输入脚都要接固定电平通过1k 电阻接高电平或接地。电阻作用1。接电组就是为了防止输入端悬空,减弱外部电流对芯片产生的干扰,保护cmos 内的保护二极管,一般电流不大于10mA ,上拉和下拉、限流2. 改变电平的电位常用在TTL-CMOS 匹配3. 在引脚悬空时有确定的状态4.增加高电平输出时的驱动能力。5、为OC 门提供电流那要看输出口驱动的是什么器件如果该器件需要高电压的话而输出口的输出电压又不够就需要加上拉电阻。如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通! 在数字电路中不用的输入脚都要接固定电平通过1k 电阻接高电平或接地。 在RS485总线中它们的主要作用就是在线路所有驱动器都释放总线时让所有节点的AB 端电压在200mV 或200mV 以上不考虑极性。不然如果接收器输入端A 和B 间的电平低于±200mV绝对值小于200mV)接收器输出的逻辑电平将被当作所传输数据的末位而被接收起来这样显然是极容易产生通讯错误的。最容易见到的上拉电阻应当是NE555电路7脚作为输出用的时候。实际上它和一个三极管的C 极或MOS 管的D 极有一个电阻接到电源上是一样道理的。它的作用就是当管子晶体管或MOS 管输入关断电平时C 极或D 极有一个高电平空载时约等于电源电压当管子晶体管或MOS管输入导通电平时C 极或D 极将与电源地接通因而有一个低电平。理想的应为0V但因为管子有导通电阻因而有一定的电压不同的管子可能不一样相同的管子也可能因参数差异而小有差别即便是真正的金属接触的电源开关也是有接触电阻/导通压降虽然不同电流下压降不同的仅仅就导通而言对于不同系列的集成电路来说因为应用对象不同导通后的输出电压有不同的规定典型是TTL 电平和CMOS 电平的不同。这方面超过了本问题的内容将日志里另外处理。IC(MOS 工艺)的角度,分别就输入/输出引脚做一解释: 1. 对芯片输入管脚,若在系统板上悬空(未与任何输出脚或驱动相接)是比较危险的.因为此时很有可输入管脚内部电容电荷累积使之达到中间电平(比如1.5V), 而使得输入缓冲器的PMOS 管和NMOS 管同时导通, 这样一来就在电源和地之间形成直接通路,产生较大的漏电流, 时间一长就可能损坏芯片. 并且因为处于中间电平会导致内部电路对其逻辑(0或1)判断混乱. 接上上拉或下拉电阻后, 内部点容相应被充(放)电至高(低)电平, 内部缓冲器也只有NMOS(PMOS)管导通, 不会形成电源到地的直流通路. (至于防止静电造成损坏, 因芯片管脚设计中一般会加保护电路, 反而无此必要). 2. 对于输出管脚: 1)正常的输出管脚(push-pull 型), 一般没有必要接上拉或下拉电阻. 2)OD 或OC(漏极开路或集电极开路)型管脚, 这种类型的管脚需要外接上拉电阻实现线与功能(此时多个输出可直接相连. 典型应用是: 系统板上多个芯片的INT(中断信号)输出直接相连, 再接上一上拉电阻, 然后输入MCU 的INT 引脚, 实现中断报警功能). 其工作原理是: 在正常工作情况下, OD 型管脚内部的NMOS 管关闭, 对外部而言其处于高阻状态, 外接上拉电阻使输出位于高电平(无效中断状态); 当有中断需求时, OD 型管脚内部的NMOS 管接通, 因其导通电阻远远小于上拉电阻, 使输出位于低电平(有效中断状态). 针对MOS 电路上下拉电阻阻值以几十至几百K 为宜.转载于:https://www.cnblogs.com/silenuszhi/archive/2011/10/12/2208666.html
