做特产网站,手机网站建设经典教程,中文官网资源,重庆的建设工程造价信息网来源#xff1a;内容编译自「semiwiki」#xff0c;谢谢。IMEC是推动半导体技术前进的主要组织之一#xff0c;日前#xff0c;他们举办了一场线上论坛#xff0c;谈及了对芯片现状和未来的看法。在演讲中#xff0c;ASML总裁则对光刻的发展进行了演讲。从他的PPT中可以看… 来源内容编译自「semiwiki」谢谢。IMEC是推动半导体技术前进的主要组织之一日前他们举办了一场线上论坛谈及了对芯片现状和未来的看法。在演讲中ASML总裁则对光刻的发展进行了演讲。从他的PPT中可以看到浸入式光刻在过去九年中增长了两倍。而ASML计划提高所有曝光工具每小时的晶圆数量。与此同时 他指出EUV继续为ASML的客户提高产量迄今为止他们的客户已经使用EUV光刻机曝光了超过1100万个EUV晶圆并交付了57个3400x EUV系统3400平台是EUV生产平台。ASML计划继续提高EUV吞吐量同时减少每个晶圆的总能量。尤其是2倍的能源节省这吸引了大家的高度关注。他们还期望通过NXE3800系统达到每小时30mj / cm2的剂量通量已达到最高每小时225个晶圆的生产能力在演讲中IMEC高管也分享了他们对行业的看法。据IMEC公司CEO Luc Van Den Hove表示过去几年来即使尺寸缩放速度变慢但Design Technology Co OptimizationDTCO也可以实现连续缩放。借助DTCO工艺优化已实现了标准逻辑单元轨道高度的减小。标准单元的高度是M2P( metal 2 pitch)乘以轨道(track)数而6 track cell 的高度代表了当前的最新技术水平。在他的演讲中Luc概述了一个路线图其中包括6条轨道的FinFET让路给具有埋入式电源轨buried power rails的5轨道纳米片然后增加了用于实现4.5条轨道纳米片的叉板forksheets 4条轨道CFET以及最终具有2D通道的CFET。他还强调了对功率性能面积和成本PPAC的需求。多年来基于功率性能和面积PPA来表征前沿逻辑过程。例如在最近的电话会议上台积电TSMC讨论了他们的3nm工艺即在相同功率下提供大约70的逻辑密度在相同性能下提高10-15的速度在相同性能下降低25-30的功率。人们越来越认识到成本是新流程定义的必要要素。Imec CMOS技术高级副总裁Sri Samavedan介绍了Imec先进的半导体技术发展的最新情况。他表示随着逻辑缩放继续达到3纳米及以下EUV将不得不过渡到多图案化直到可获得高NA EUV。他还提出了与Luc Van Den Hove的演讲中类似的逻辑缩放路线图但有更多细节例如要进入5轨道单元需要将电源导轨作为埋藏式电源导轨BPR移入基板。在3D NAND中关键挑战之一是如何继续有效地添加更多层。随着堆栈变得越来越高图案化变得越来越难。Imec一直在寻找钌Ru替代水平字线板的钨W。Imec相信Ru可以帮助将线材的厚度从目前的大约30nm减小到大约15nm。就个人而言我认为Ru太昂贵了无法在3D NAND中实现但是替代材料的概念很重要。他还谈到了逻辑的2D材料并提供了有关MoS2的一些数据这些数据可以实现更细的通道和更短的通道长度。最后我发现用于DRAM的低温沉积铟镓锌氧化物IGZO的选择很有趣。在逻辑NAND和DRAM这三个主要的半导体产品领域中DRAM面临着最未知/最困难的扩展挑战。低温沉积的低漏电晶体管可以使访问晶体管和电容器堆叠在外围逻辑上从而增加DRAM密度。未来智能实验室的主要工作包括建立AI智能系统智商评测体系开展世界人工智能智商评测开展互联网城市云脑研究计划构建互联网城市云脑技术和企业图谱为提升企业行业与城市的智能水平服务。 如果您对实验室的研究感兴趣欢迎加入未来智能实验室线上平台。扫描以下二维码或点击本文左下角“阅读原文”
