当前位置: 首页 > news >正文

用jsp实现网站开发实例电商数据分析软件

用jsp实现网站开发实例,电商数据分析软件,内蒙古建设工程造价信息网官网,我的网站百度找不到了分别采用结构描述和行为描述方式设计一个基本的D触发器#xff0c;在此基础上#xff0c;采用结构描述的方式#xff0c;用8个D触发器构成一个8位移位寄存器。进行功能仿真#xff0c;查看结果#xff0c;把上述内容整理到实验报告。#xff08;1#xff09;行为描述:单…分别采用结构描述和行为描述方式设计一个基本的D触发器在此基础上采用结构描述的方式用8个D触发器构成一个8位移位寄存器。进行功能仿真查看结果把上述内容整理到实验报告。1行为描述:单个D触发器 功能代码: module shiyan31(q,d,clk); input d,clk; output q; reg q; always (posedge clk)   %在时钟的每个下降沿 begin qd; end endmodule      测试代码: timescale 1ns/1ns module test(); reg d,clk; wire q; shiyan31 U1(q,d,clk); always #10 clk~clk; initial begin clk 0; %每隔20s输入一个d #20 d1; #20 d0; #20 d1; #20 d0; #20 d1; #20 d0; #20 d1; #200 $finish; end endmodule                       8位D触发的移位寄存器 功能程序 module shiyan31(q,d,clk); input d,clk; output q; wire  d; wire[7:0] q; D U2(q[0],d,clk); %调用8次Module D,第一个的输入为d,其它输入为上一级的输出 D U3(q[1],q[0],clk); D U4(q[2],q[1],clk); D U5(q[3],q[2],clk); D U6(q[4],q[3],clk); D U7(q[5],q[4],clk); D U8(q[6],q[5],clk); D U9(q[7],q[6],clk); endmodule module D(q,d,clk);%一个D触发器的module input d,clk; output q; reg q; always (posedge clk) begin qd; end endmodule 测试程序 timescale 1ns/1ns module test(); reg d,clk; wire[7:0] q; shiyan31 U1(q,d,clk); always #10 clk~clk; initial begin clk 0; #10 d1; #150 d0; #150 d1; #900 $stop; end endmodule   2结构描述 单个D触发器 功能程序 module shiyan31(clk,d,s,r,q); input clk,d,s,r; output q; wire q1,q2,q3,q4,q0; nand (q1,s,q4,q2); nand(q2,q1,r,clk); nand(q3,q2,clk,q4); nand(q4,q3,d,r); nand(q,s,q2,q0); nand(q0,q,q3,r); endmodule 测试程序 timescale 1ns/1ns module test(); reg d,clk,s,r; wire q; shiyan31 U1(clk,d,s,r,q); always #10 clk~clk; always #30 d~d; initial begin clk 0;s1;r1;d0; #200 $stop; end endmodule 8位移位寄存器 功能代码 module shiyan31(Q,d,clk,s,r,reset); input d,clk,s,r,reset; output Q; wire  d; wire[7:0] Q; wire s,r; D U2(clk,d,s,r,Q[0]); D U3(clk,Q[0],s,r,Q[1]); D U4(clk,Q[1],s,r,Q[2]); D U5(clk,Q[2],s,r,Q[3]); D U6(clk,Q[3],s,r,Q[4]); D U7(clk,Q[4],s,r,Q[5]); D U8(clk,Q[5],s,r,Q[6]); D U9(clk,Q[6],s,r,Q[7]); endmodule module D(clk,d,s,r,q); input clk,d,s,r; output q; wire q1,q2,q3,q4,q0; nand (q1,s,q4,q2); nand(q2,q1,r,clk); nand(q3,q2,clk,q4); nand(q4,q3,d,r); nand(q,s,q2,q0); nand(q0,q,q3,r); Endmodule 测试代码 timescale 1ns/1ns module test(); reg d,clk,s,r,reset; wire [7:0] Q; shiyan31 U1(Q,d,clk,s,r,reset); always #10 clk~clk; initial begin clk 0;s1;r1;reset1; #10 reset0; #10  d1; #150 d0; #150 d1; #900 $stop; end endmodule 设计1个8位的计数器带同步复位功能复位信号低电平有效。1在同一个module中设计1个4分频器采用分频器输出脉冲作为计数器的输入。2将4分频器设计成独立的module实例化四分频器模块完成与1相同的功能。进行综合和仿真查看功能仿真结果把上述内容整理到实验报告。1计数器: 功能代码 module shiyan32(out,reset,clk); input clk,reset; output reg[7:0] out; always (posedge clk) begin if(!reset) out8h00;%同步置位 else outout1;%来一个时钟上升沿则加1 end endmodule 测试代码 timescale 1ns/1ns module test(); reg reset,clk; wire[7:0] out; shiyan32 U1(out,reset,clk); always #10 clk~clk; initial begin clk0;reset0; #20 reset1; #100 reset0; #200 $stop; end endmodule 2同一个module 模块 功能程序 module shiyan32(clkout,out,reset,clk); input clk,reset; output clkout; output reg[7:0] out; reg clkout; reg [4:0] qout; always (posedge clk) begin if(!reset) begin clkout0; qout0;%同步置位,clkout,qout都为0 end else begin if(qout1)%当qout为1是表示经历了两个时钟则达到了占空比为50%的四分频 begin qout 0; clkout~clkout; end else qout qout1; end end always (posedge clkout or negedge reset) %用分频之后的clk时钟作为计数器的输入时钟 begin if(!reset) out8h00; else outout1; end endmodule 测试程序 timescale 1ns/1ns module test(); reg reset,clk; wire[7:0] out; shiyan32 U1(clkout,out,reset,clk); always #10 clk~clk; initial begin clk0;reset0;%reset0%低电平置位 #20 reset1; #1000 $stop; end Endmodule 3两个module 模块 功能代码 module shiyan32(out,clkout,reset,clk); input clk,reset; output reg[7:0] out; output clkout; wire clkout; wire [4:0] qout; clk4 u1(reset,clk,clkout,qout);%四分频时钟的模块调用在调用的模块中出现的信号可以不出现在主模块中 always (posedge clkout or negedge reset) begin if(!reset) out8h00; else outout1; end endmodule module clk4 (reset,clk,clkout,qout); input reset,clk; output clkout,qout; reg clkout; reg [4:0] qout; always (posedge clk) begin if(!reset) begin  clkout0;qout0;end else begin  if(qout1) begin qout 0;  clkout~clkout; end else  qout qout1; end  end Endmodule 测试程序 timescale 1ns/1ns module test(); reg reset,clk; wire[7:0] out; shiyan32 U1(out,clkout,reset,clk); always #10 clk~clk; initial begin clk0;reset0; #20 reset1; #400 $stop; end endmodule
http://wiki.neutronadmin.com/news/201147/

相关文章:

  • 昆山门户网站九江集团网站建设公司
  • 专业做ppt的网站做网站送白酒
  • 天津网站建设费用磁力链最佳的搜索引擎
  • 怀化招标网站WordPress文章百度收录插件
  • 网站推送怎么做的网站建设手机站
  • 源码网站下载wordpress标签统一
  • 金华浦江网站建设下述不属于网页制作工具
  • 简单描述一下网站制作的流程网站建设栏目分级
  • 房屋中介做网站的温州网站搭建
  • 建行手机网站网址是多少钱wordpress主题演示站
  • 青海网站建设与制作网站建设实训记录
  • 德州网站推广wordpress国内工作室主题
  • 企业网站信息化建设工程建设企业等采用
  • 用wordpress搭建网站休闲农业有哪些网络营销方式
  • 佛山市网站建设 乾图信息科技提升自己建设自己的网站
  • 个人摄影网站模版火车头采集器发布wordpress
  • 百万网站建设报价制作个人网站论文
  • 网站制作用什么编程网站优化是往新闻中心发新闻吗
  • 做教师知识网站有哪些天津网站建设方案服务
  • 自己做网站要学什么如何制作网页最简单的方法
  • 塘下网站建设做网站总结作文
  • 公司开发网站建设价格网站维护怎么学
  • 成都旅游网站建设地址号卡分销系统开发
  • 如何做网站献县网站
  • 现在.net做网站的多吗设计托管网站建设
  • 网站建设的相关问题网站开发流程 百度文库
  • 电子书网站用dz还是wordpress专门做游戏攻略的网站
  • 广西网站建设价格多少那个网站是专门做渔具的
  • 网站建设 案例展示嘉兴seo网站优化
  • 网站简介 title网站建设系统源码